인텔 18A 공정, 흔들리는 시험대? 고객 이탈 원인

인텔의 야심작 18A 파운드리 공정이 고객 이탈과 막대한 손실로 위기를 맞았습니다. 기술적 난제부터 TSMC와의 격차까지, 인텔 파운드리의 고군분투를 살펴보고 앞으로의 방향을 예상해봅니다.

첨단 반도체 전쟁_인텔 18A 공정은 왜 시험대에 올랐나?

한때 세계 반도체 시장을 지배했던 인텔이 파운드리(반도체 위탁생산) 사업에서 혹독한 도전을 마주하고 있습니다. 특히 차세대 핵심 공정으로 큰 기대를 모았던 18A(1.8나노급) 노드가 최근 중요한 시험대에 섰다는 평가가 나옵니다. 일부 주요 고객사들이 리스크 프로덕션 샘플 테스트 이후 해당 공정 채택을 보류하거나 심지어 이탈했다는 소식이 전해지면서, 인텔 파운드리 사업의 미래에 대한 우려의 목소리가 커지고 있습니다. 인텔의 18A 공정에는 과연 무슨 일이 벌어지고 있는 걸까요?

이번 글에서는 최근 공개된 인텔 파운드리 사업 현황과 18A 공정의 리스크 프로덕션 결과가 왜 고객들의 기대에 미치지 못했는지, 그 배경을 깊이 파헤쳐 보겠습니다. 인텔이 직면한 복잡한 기술적 난제와 지속되는 재정적 압박, 그리고 파운드리 시장에서 다시 입지를 다지기 위해 인텔이 나아가야 할 방향은 무엇인지 함께 논의해 봅시다.

리스크 프로덕션 성적표_왜 고객들은 등을 돌렸나?

인텔은 지난 2025년 4월 말, 캘리포니아 산호세에서 열린 ‘인텔 파운드리 다이렉트 커넥트’ 행사에서 자사의 파운드리 비전과 기술 로드맵을 발표하며 큰 주목을 받았습니다. 이 자리에서 인텔은 첨단 공정 로드맵의 정점에 있는 18A 공정의 리스크 프로덕션이 순조롭게 진행 중이며, 이미 마이크로소프트나 퀄컴과 같은 유수의 팹리스(반도체 설계 전문) 기업들에게 샘플을 공급하여 평가받고 있다고 밝혔습니다.

하지만 최근 로이터 및 트렌드포스 등 주요 외신들의 보도는 이러한 장밋빛 전망과 다소 달랐습니다. 보도에 따르면, 18A 공정 샘플을 평가한 일부 고객사들이 기대했던 성능이나 수율(결함 없이 정상 작동하는 칩의 비율)에 미치지 못하는 결과에 실망하여 최종 양산 계약을 주저하거나 심지어 다른 파운드리로 발길을 돌리고 있다는 것입니다. ‘리스크 프로덕션’ 단계는 아직 공정이 완전히 성숙하지 않은 상태에서 고객의 실제 설계를 적용해 시범적으로 칩을 생산하는 과정입니다. 이 단계의 샘플 수율은 당연히 낮지만, 고객사는 이를 통해 해당 공정의 실제 기술력, 잠재적 성능, 전력 효율, 그리고 향후 양산 시점에서의 안정화 가능성을 가늠합니다. 고객사들이 이 중요한 평가 단계에서 부정적인 반응을 보였다는 것은, 인텔 18A 공정의 현재 상태가 그들의 까다로운 요구사항이나 대규모 양산 계획을 충족시키기 어렵다고 판단했음을 명확히 보여줍니다.

막대한 적자 터널_인텔 파운드리의 고된 현실

첨단 공정 개발 및 고객 확보의 난항은 인텔 파운드리 서비스(IFS) 사업의 심각한 재정적 어려움과 직접적으로 연결됩니다. 인텔의 최신 재무 보고서에 따르면, 파운드리 사업 부문은 매 분기 수억 달러, 연간으로 환산하면 무려 1조 원이 넘는 막대한 영업 손실을 기록하고 있습니다. 지난 몇 분기 동안 파운드리 사업의 매출은 40억 달러대에서 큰 변동이 없었으나, 손실 규모는 줄어들지 않고 있습니다.

인텔 최고재무책임자(CFO)는 최근 발언을 통해 이러한 적자 기조가 단기간에 개선되기는 어렵다고 인정하며, 빨라야 2027년경에야 손익분기점을 달성할 수 있을 것으로 내다봤습니다. 파운드리 사업은 극초기 단계부터 천문학적인 설비 투자 비용이 발생하며, 투자금을 회수하고 수익을 창출하기 위해서는 공장 가동률을 최대한 높여 규모의 경제를 실현하는 것이 필수적입니다. 현재 인텔 파운드리 생산량의 상당 부분은 인텔 자체 CPU나 칩렛 제조에 할애되고 있으며, 외부 고객으로부터의 대규모 주문 유치가 절실한 상황입니다. 하지만 18A 리스크 프로덕션에서의 싸늘한 고객 반응은 이러한 외부 물량 확보 목표에 큰 장애물이 되고 있습니다. 인텔은 18A 공정 초기에는 자체 생산에 집중하다가, 다음 노드인 14A에서는 외부 고객 비중을 대폭 늘리겠다는 계획이지만, 18A의 성공적인 안착 없이는 이 로드맵 역시 순탄치 않을 수 있습니다.

첨단 기술의 역설_GAA와 BSPDN, 실현의 벽

인텔 18A 공정은 반도체 제조 기술의 한계를 돌파하기 위한 업계 최첨단 기술의 집약체입니다. 대표적으로 게이트-올-어라운드(Gate-All-Around, GAA) 구조인 ‘리본펫(RibbonFET)’과 후면 전력 공급 네트워크(Backside Power Delivery Network, BSPDN) 기술인 ‘파워비아(PowerVia)’가 핵심입니다. 이 기술들은 인텔이 이전 세대 공정(20A)에서 도입을 시도했으나 난항을 겪었던 기술이며, 18A에서 다시 한번 승부수를 던진 것입니다.

기존 핀펫(FinFET) 구조가 트랜지스터 채널의 세 면만 게이트가 감싸는 형태라면, GAA는 마치 전기 파이프의 네 면 전체를 완벽하게 절연하듯이 게이트가 채널을 완전히 둘러싸 전류 흐름을 훨씬 정밀하게 제어할 수 있습니다. 이는 트랜지스터의 성능을 극대화하고 누설 전류(Leakage Current)를 최소화하여 전력 효율을 높이는 데 이론적으로 유리합니다. 그러나 이 구조는 핀펫보다 훨씬 복잡하고 까다로운 식각(깎아내는) 및 증착(쌓는) 공정을 요구하며, 나노미터 수준의 미세 공정에서 이를 오차 없이 구현하는 것은 고도의 기술적 숙련도와 노하우가 필요합니다.

한편, 파워비아(BSPDN)는 전력 공급선과 신호선을 웨이퍼의 앞뒤 면으로 분리하는 혁신적인 설계 방식입니다. 기존에는 복잡하게 얽혀 있던 도시의 지상 전선들처럼, 전력선과 신호선이 웨이퍼의 같은 면에 밀집해 있었습니다. 파워비아는 이를 마치 고속도로(전력)와 일반 도로(신호)처럼 분리하여 웨이퍼 위쪽은 신호선만, 아래쪽은 전력선만 배치합니다. 이를 통해 배선 밀도를 획기적으로 높여 신호 전송 속도를 개선하고 전력 손실을 줄입니다. 하지만 이 기술은 웨이퍼를 극도로 얇게 가공해야 하며, 이 과정에서 웨이퍼가 물리적으로 매우 취약해져 다루기가 엄청나게 어려워집니다. 얇아진 웨이퍼를 안전하게 지지하고 모든 공정을 안정적으로 진행하는 ‘캐리어 웨이퍼’ 기술과 숙련된 운영 능력이 이 기술의 핵심입니다.

리스크 프로덕션에서의 저조한 결과는 바로 이러한 GAA와 BSPDN 같은 첨단 기술의 복잡성과 실현 난이도가 인텔의 제조 역량에 여전히 큰 부담을 주고 있음을 시사합니다. 최첨단 기술을 설계하는 것과, 그 기술을 수십만 장의 웨이퍼에 오차 없이 구현하여 높은 수율로 양산하는 것은 완전히 다른 차원의 문제인 것입니다.

18A 공정 평가: 팹리스 기업이 직면할 수 있는 현실적인 문제들

첨단 파운드리 공정을 평가하고 자사 칩 설계를 포팅하는 과정은 팹리스 기업에게도 엄청난 기술력과 시간, 비용이 소모되는 작업입니다. 특히 인텔 18A와 같이 새롭게 도입된 기술이 많은 노드의 ‘리스크 프로덕션’ 샘플을 다룰 때는 예상치 못한 난관에 부딪히기 쉽습니다. 실제 팹리스 엔지니어의 입장에서 어떤 문제에 직면하고 어떻게 해결을 시도할 수 있는지, 몇 가지 현실적인 시나리오를 통해 그 어려움을 짚어보겠습니다.

시나리오 1: 샘플 칩 성능/전력 소모가 예측치와 달라요!

* 문제 상황: 인텔이 제공한 18A 공정의 성능 및 전력 소모 예측 모델(예: 특정 로직 블록은 1GHz에서 10W 소모)을 기반으로 칩 설계를 최적화했습니다. 기대하며 받은 리스크 프로덕션 샘플 칩에 표준 벤치마크 스위트(`run_standard_tests.sh`)를 돌려보니, 성능은 예측보다 15%나 낮고 전력 소모는 20% 이상 높게 측정됩니다. 이대로는 최종 제품의 성능 목표나 배터리 수명 기준을 도저히 맞출 수 없습니다.
* 해결 시도:
1. 설계 데이터 검증: 우선, 자사 설계 데이터(`chip_design.gdsii`)가 인텔의 18A 공정 설계 규칙(`18A_DRC_v1.2.rule`)과 파라미터 라이브러리(`18A_PDK_v1.5.lib`)에 완벽하게 부합하는지, 그리고 사용한 EDA(전자 설계 자동화) 도구 버전(`Synopsys_Fusion_v_Z.W`)이 해당 공정 PDK를 제대로 지원하는지 꼼꼼히 확인합니다. 사소한 디자인 룰 위반이나 라이브러리 오적용이 원인일 수 있습니다.
2. 인텔과의 기술 협의: 측정된 성능/전력 데이터를 인텔 파운드리 엔지니어링 팀과 공유하며 심층 기술 미팅을 진행합니다. 샘플 자체의 수율 변동성 문제인지, 아니면 자사의 특정 설계 구조(예: 커스텀 메모리 블록)가 18A 공정 특성과 잘 맞지 않아 발생하는 비효율인지 근본 원인을 함께 분석합니다.
3. 설계 미세 조정: 인텔과의 협의 결과, 특정 설계 패턴이나 구조가 공정 트렌드와 상이하여 문제가 발생한다고 판단되면, 가능한 범위 내에서 설계를 미세 조정(`optimize_timing_power.tcl`)하여 성능/전력 효율을 개선할 여지가 있는지 탐색합니다. (리스크 프로덕션 단계에서는 공정 자체의 불안정성이 커서 설계 변경 효과가 제한적일 수 있습니다.)
4. 결정: 기술 협의와 소규모 설계 최적화 노력에도 불구하고, 현재 샘플의 한계가 근본적인 공정 성숙도 문제로 귀결된다면, 현재 시점에서 18A 공정을 채택하는 것은 제품 출시 일정과 원가 목표에 치명적인 위험을 초래할 수 있다고 판단하게 됩니다.

시나리오 2: 수율이 너무 낮고 정체된 패턴의 결함이 반복돼요!

* 문제 상황: 받은 리스크 프로덕션 샘플 웨이퍼에서 다이(개별 칩)를 검사(`wafer_sort_analysis.py`)했는데, 양품(정상 작동 칩) 비율이 인텔이 초기에 제시했던 목표 수율(예: 리스크 생산 시점 5%)보다 훨씬 낮은 2%에 그치고 있습니다. 더 우려스러운 것은, 특정 물리적 위치나 회로 구조에서 유사한 종류의 결함(예: 특정 Via 연결 불량, GAA 채널 형성 이상)이 반복적으로 나타난다는 점입니다. 인텔은 양산 시점에는 목표 수율(예: 60%)을 달성할 것이라고 약속하지만, 리스크 생산 단계의 낮은 수율 정체 현상을 보니 확신이 서지 않습니다.
* 해결 시도:
1. 결함 데이터 공동 분석: 인텔로부터 상세한 결함 발생 위치 및 유형 데이터(`defect_map_18A.csv`)를 받아 자사의 레이아웃 설계 데이터와 중첩하여 분석합니다. 어떤 공정 단계(예: 식각, 증착)나 어떤 기술 요소(GAA, BSPDN, 특정 금속 배선 레이어)에서 결함이 집중적으로 발생하는지 파악하는 데 집중합니다.
2. 공정 개선 로드맵 확인: 인텔에게 해당 결함의 근본 원인 분석 결과와 이를 해결하기 위한 구체적인 공정 개선 계획 및 일정을 요구합니다. 공정 단계별 수율 트렌드, 핵심 문제 해결을 위한 설비 투자나 공정 레시피 변경 계획 등, 가능한 상세한 정보를 요청하여 인텔의 개선 역량과 속도를 자체적으로 평가합니다.
3. 수율 위험성 재평가: 현재의 낮은 수율과 인텔의 개선 계획을 종합하여, 자사 제품의 양산 시점에 현실적으로 달성 가능한 최대 수율을 보수적으로 다시 예측합니다. 낮은 수율은 칩 생산 원가를 급격히 상승시키므로, 이를 기반으로 제품의 가격 경쟁력과 사업성을 면밀히 재검토합니다.
4. 결정: 인텔의 수율 개선 로드맵이 충분히 신뢰할 만하고 개선 속도가 자사의 제품 출시 계획과 부합한다고 판단될 경우에만 18A 공정 도입을 진행합니다. 만약 불확실성이 너무 크거나 개선 속도가 더디다고 판단되면, 검증된 다른 파운드리의 공정을 선택하는 것이 전체 사업 리스크를 관리하는 차원에서 더 합리적인 결정일 수 있습니다.

TSMC와의 격차: 단순 장비 넘어선 ‘제조 숙련도’의 중요성

인텔이 18A 공정의 기술적, 양산적 난제와 씨름하는 동안, 파운드리 업계의 최강자인 TSMC는 이미 3나노(N3, N3E, N3P 등) 공정을 성공적으로 대량 양산하고 있으며, 2나노 공정 또한 2025년 하반기 양산을 목표로 순조롭게 개발을 진행하며 업계 선두를 굳건히 지키고 있습니다. TSMC는 자사의 최신 3나노 강화 버전(N3P)이 인텔의 18A와 유사한 수준의 와트당 성능을 제공한다고 주장하기도 합니다. 물론 반도체 노드 이름의 숫자는 기술 마케팅 성격이 강하며, 실제 성능이나 트랜지스터 밀도를 단순 비교하기는 어렵습니다.

핵심 경쟁력은 바로 ‘제조 숙련도’, 즉 수십 년간 쌓아온 미세 공정 대량 생산 경험에서 나오는 독보적인 노하우입니다. TSMC는 트랜지스터를 나노미터 단위로 정밀하게 ‘깎아내고(식각)’, 여러 겹의 복잡한 박막을 정확하게 ‘쌓아 올리며(증착)’, 수백 단계에 달하는 전체 공정을 미세한 오차 없이 일관성 있게 유지하는 능력에서 타의 추종을 불허합니다. 마치 최고급 식재료와 최신 조리 장비를 모두 갖추는 것만큼 중요하게, 그것들을 활용하여 매번 완벽하고 동일한 품질의 요리를 대량으로 만들어내는 ‘셰프의 숙련된 손기술’과 같습니다. GAA나 BSPDN 같은 최첨단 기술을 개발하는 것 자체도 어렵지만, 이를 안정적으로, 높은 수율로, 대량 생산 라인에서 구현하는 것은 또 다른 차원의 전문성입니다. 인텔이 최신 EUV 장비 등을 도입했더라도, 이 장비들을 최적으로 운영하고 수율을 극대화하는 ‘운영의 묘’는 여전히 TSMC에 비해 부족하다는 평가가 지배적입니다. 고객사 입장에서는 최첨단 기술이라는 점에 끌릴 수는 있으나, 결국 제품의 성공은 안정적인 공급과 원가 경쟁력에 좌우되므로, 다소 보수적이더라도 검증된 성능과 안정적인 수율을 보장하는 TSMC의 공정을 선호하는 경향이 강할 수밖에 없습니다.

(상기 비교는 2025년 중반 시장 평가 및 공개 정보를 기반으로 한 일반적인 비교이며, 특정 칩 설계 및 조건에 따라 달라질 수 있습니다.)

미래를 향한 시험대: 인텔 파운드리의 다음 행보는?

18A 공정의 초기 난항은 인텔 파운드리 사업의 앞날에 중대한 변곡점이 될 가능성이 높습니다. 펫 겔싱어 CEO 복귀 이후 제시된 ‘4년 내 5개 노드 개발’이라는 야심찬 로드맵에도 불구하고, 현실은 예상보다 훨씬 녹록지 않음을 여실히 보여줍니다. 20A 공정에서의 어려움에 이어 18A마저 고객사들의 기대를 충족시키지 못한다면, 2027년 손익분기점 달성 목표는 더욱 요원해질 수 있습니다.

일각에서는 지속적인 적자와 고객 확보 어려움을 이유로 인텔이 결국 파운드리 사업 전체를 매각할 수도 있다는 비관적인 전망까지 나옵니다. 하지만 미국 정부의 강력한 자국 내 반도체 생산 역량 강화 정책(CHIPS Act)의 지원, 인텔이 보유한 전 세계적인 규모의 제조 시설, 그리고 포베로스(Foveros)와 같은 첨단 패키징 기술에서의 강점을 고려할 때, 인텔이 파운드리 사업을 쉽게 포기할 가능성은 낮아 보입니다. 인텔은 자체 칩 생산을 위한 상당한 규모의 내부 물량을 보유하고 있어 공장 가동률을 일정 수준 유지할 수는 있지만, 사업의 수익성을 확보하고 투자를 지속하기 위해서는 외부 대형 고객사의 대규모 물량 확보가 반드시 필요합니다.

결론적으로, 인텔 파운드리 사업의 미래는 18A 공정에서 마주한 기술적 난제와 양산 안정성 문제를 얼마나 빠르게, 그리고 효과적으로 극복하여 고객사들의 잃어버린 신뢰를 되찾느냐에 달려 있습니다. 단순히 최첨단 기술을 ‘만들 수 있다’는 것을 넘어, 그 기술을 ‘안정적으로, 높은 수율로, 대량 생산할 수 있다’는 것을 입증하는 ‘제조 숙련도’를 키우는 것이 인텔에게 주어진 가장 중요한 과제입니다. 인텔이 이 위기를 발판 삼아 파운드리 시장에서 의미 있는 플레이어로 자리매김할 수 있을지, 혹은 첨단 경쟁에서 더욱 뒤처지게 될지, 전 세계 반도체 산업의 시선이 인텔의 다음 행보에 집중되고 있습니다. 참고로, 2023년 기준 TSMC는 전 세계 파운드리 시장의 과반(약 60%)을 차지하며 압도적인 1위를 기록했으며, 삼성전자가 그 뒤를 잇는 구도입니다. 이러한 거인들 사이에서 인텔이 새로운 영토를 개척하기 위해서는 18A 공정의 성공적인 안착이 필수 조건이라 할 수 있습니다. 인텔 파운드리의 공식 로드맵 등 더 자세한 정보는 인텔 파운드리 공식 홈페이지에서 확인하실 수 있습니다.

인텔 18A 공정 사태가 우리에게 주는 교훈

인텔 18A 공정을 둘러싼 최근의 상황은 첨단 반도체 제조가 얼마나 기술적으로 복잡하고 경제적으로 막대한 도전인지를 생생하게 보여줍니다. 새로운 트랜지스터 구조나 혁신적인 전력 공급 방식은 이론적으로 뛰어난 가능성을 제시하지만, 이를 수많은 고객의 다양한 설계를 담아내는 대규모 생산 라인에서 안정적으로 구현하는 것은 상상 이상의 난관을 동반합니다. 수십 년에 걸쳐 축적된 미세 공정 ‘제조 숙련도’와 예측 불가능한 문제를 해결하며 수율을 관리하는 능력의 중요성이 다시 한번 극명하게 드러난 사례라 할 수 있습니다.

인텔 파운드리가 현재의 위기를 어떻게 헤쳐나가고 18A 공정을 성공적으로 안착시킬 수 있을지는 여전히 불확실합니다. 하지만 인텔의 성패는 단순히 한 기업의 문제를 넘어, 전 세계 반도체 공급망의 안정성과 미래 기술 발전에 중요한 영향을 미칠 것입니다. 복잡하고 역동적인 첨단 반도체 제조의 세계에서 인텔이 과연 이 난관을 딛고 일어설 수 있을지, 그들의 다음 행보를 함께 주시하는 것은 어떨까요? 이 글이 첨단 파운드리 경쟁의 이면과 인텔의 고군분투를 이해하는 데 작은 도움이 되었기를 바랍니다.